Un filtro di media mobile che non propaga un errore di calcolo è fornito riducendo la dimensione dell'hardware Questo filtro media mobile è un dato Unità porta per contenere dati successivi multipli, un coefficiente unità di immagazzinamento per i coefficienti di memorizzazione, un primo sommatore che calcola la somma di un paio di dati di una combinazione prescritta contenuto nei dati del pannello, un moltiplicatore che moltiplica la somma dei dati di coefficienti ottenuti dal coefficiente memorizzazione dell'unità possesso, ed un secondo sommatore che somma, un numero prescritto di risultati moltiplicazione prodotti dal moltiplicatore. Ciò che si rivendica is.1 a in movimento filtro media dei dati comprising. a unità in possesso per lo svolgimento di una pluralità di coefficiente di data. a successiva memorizzazione di unità per la memorizzazione di un segnale del valore coefficient. a decodifica unità in uscita che calcola una somma di un paio di dati di un prescritto combinazione tenutasi a detti dati unità porta ed emette un segnale di valore di decodifica corrispondente a detta unità di elaborazione coefficiente sum. a che elabora dati di coefficienti ottenuti da detto coefficiente di unità di immagazzinamento basato su detta uscita segnale del valore decodifica da detto segnale di valore decodifica unità e uscite output detti dati coefficiente trattati come dati di addizione and. an vipera del sottostante su base di un numero prescritto di detto risultati aggiunta sequentially. wherein detto segnale valore decodifica unità emettere in uscita un primo segnale che fissa una potenza indipendentemente dati coefficiente ottenuto da detto coefficiente di unità di immagazzinamento, un secondo segnale che passa i dati di coefficienti ottenuti da detta unità di memorizzazione coefficiente, e un terzo segnale che sposta da un numero prescritto di dati coefficiente bit ottenuti da detto coefficiente di memorizzazione unit.2 un'unità spostare i dati comprising. a filtri media possesso, che detiene una pluralità di dati successivi ed emette un primo segnale ed una seconda unità signal. a decoder, avente un primo circuito logico in uscita un segnale di zero quando sia il primo segnale ed il secondo segnale hanno un basso livello, un secondo circuito logico in uscita un segnale quando sia tramite il primo segnale o il secondo segnale, ma non entrambe, ha un alto livello, e un terzo circuito logico in uscita un segnale di spostamento quando sia il primo segnale ed il secondo segnale hanno l'alto coefficiente level. a unità di immagazzinamento, che memorizza un coefficiente e uscita un gruppo selettore coefficiente signal. a, che fornisce in uscita un terzo segnale avente un livello basso quando il segnale di zero viene immesso dal gruppo decodificatore, il segnale di coefficiente terzo segnale quando la attraverso il segnale viene immesso dal gruppo decodificatore o un segnale spostato spostando il segnale di coefficiente terzo segnale quando il segnale di spostamento viene immesso dal decodificatore and. an dell'accumulatore unità, che accumula il segnale in uscita dal selettore unit.3 il movimento filtro a media secondo la rivendicazione 2, in cui il gruppo selettore ha una circuito logico quarta uscita un primo risultato logico quando il segnale attraverso ha alto livello e quando il segnale di zero ha livello basso ed almeno un circuito logico combinatorio, in cui il circuito logico combinatorio ha un quinto circuito logico in uscita un secondo risultato logico quando sia il primo risultato logico ed il segnale coefficiente all'ennesimo sono di alto livello, dove n è numero naturale, un circuito logico sesta uscita un terzo risultato logico quando sia n-1 esimo segnale coefficiente ed il segnale di spostamento sono di alto livello e un circuito logico settima uscita il terzo segnale quando sia il secondo risultato logico o il terzo risultato logico è alto level.4 un'unità spostare i dati comprising. a filtri media possesso, che detiene una pluralità di dati successivi ed emette un primo segnale ed una seconda unità signal. a decoder, che ha un primo circuito logico in uscita un segnale di meno quando sia il primo segnale ed il secondo segnale hanno un basso livello, un secondo circuito logico in uscita un attraverso segnale quando sia il primo segnale o il secondo segnale, ma non entrambe, ha alto livello ed un terzo circuito logico in uscita un segnale di spostamento quando sia il primo segnale ed il secondo segnale hanno alta level. a unità coefficiente di memorizzazione che memorizza un coefficiente ed emette un gruppo selettore coefficiente signal. a che fornisce in uscita un segnale di invertire il segnale di coefficiente un terzo segnale e un riporto segnalare quando il segnale minus viene immesso dal gruppo decodificatore, un segnale avente basso livello come il terzo segnale quando il segnale di zero viene immesso dal decoder o il segnale di coefficiente terzo segnale quando il tramite segnale viene inviato dal decodificatore e. un gruppo accumulatore muove un posto figura a destra quando il segnale di riporto viene immesso dal decoder e accumula il segnale in uscita dal selettore unit.5 il movimento filtro a media secondo la rivendicazione 4, in cui il gruppo selettore presenta un circuito logico quarta uscita un primo risultato logico quando il segnale attraverso ha alto livello e quando il segnale di zero ha livello basso ed almeno un circuito logico combinatorio, in cui il circuito logico combinatorio ha un quinto circuito logico in uscita un secondo risultato logico quando sia il primo risultato logica e segnale coefficiente ennesima sono alto livello, dove n è numero naturale, un circuito logico sesta uscita un terzo risultato logico quando sia il segnale coefficiente ennesima invertito e il segnale minus sono di alto livello e un circuito logico settima uscita il terzo segnale quando o il secondo risultato logico o il terzo risultato logico è alto level. BACKGROUND dELLA campo INVENTION.1 della Invention. The presente invenzione riguarda un circuito di media calcolo che calcola ed emette la media di un segnale di ingresso, in particolare un filtro di media mobile per calcolare la media mobile dell'ingresso signal.2 descrizione art. The correlati movimento metodo di calcolo della media è un metodo per lisciare un segnale per esempio, ho Riferimento principianti s Filtro digitale nov 30, 1989 pp 9-15 da Shougo Nakamura, Tokyo Denki University Press Secondo a questo metodo di media in movimento, la media mobile è calcolata come segue Quando il k-esimo media mobile è disponibile e il - esimo k 1 movimento fabbisogno medio da calcolare la differenza tra i dati più vecchi di tutti i dati utilizzati nell'ottenere l'k - esimo media mobile e i nuovi dati che è in ingresso per ottenere il k 1 - esimo media mobile viene aggiunto al k-esimo media mobile per ottenere la esimo k 1 in movimento P14 media in riferimento i il vantaggio di questo metodo è che il quantità di calcolo per ottenere la media mobile è ridotto Tuttavia, poiché la differenza tra i dati più vecchi e nuovi dati vengono aggiunti alla media mobile già ottenuto avere la media mobile successiva, una volta un errore di calcolo si verifica da un rumore o un errore di operazione , il calcolo dell'errore propaga all'infinito, che è un problem. Moreover, talvolta nella tecnica precedente, medie mobili vengono prima ottenuta in più fasi e viene presa la media mobile delle molteplici media mobile Quando il numero di stadi di medie mobili è grande , la quantità di hardware deve essere aumentata in larga misura in funzione del numero delle medie mobili, che è un altro problem. SUMMARY dEL INVENTION. Given questi problemi, è uno scopo della presente invenzione fornire una media mobile filtrare in grado di risolvere questi problems. To risolvere i problemi sopra citati, un rappresentante movimento filtro a media secondo la presente invenzione ha una unità di dati di partecipazione per contenere dati successivi multipli, un coefficiente unità di immagazzinamento per immagazzinare coefficienti, un primo sommatore che calcola la somma di una coppia di dati di una combinazione prescritta tenute nei dati unità, un moltiplicatore che moltiplica la somma da dati di coefficienti ottenuti dal coefficiente memorizzazione unità, ed un secondo sommatore che aggiunge un numero prescritto di risultati moltiplicazione prodotta dal moltiplicatore tengono DESCRIZIONE. BRIEF dEL DRAWINGS. FIG 1 è uno schema a blocchi che mostra la prima forma di realizzazione della presente invention. FIG 2 mostra il flusso del filtro FIR del presente invention. FIG 3 segnale è uno schema a blocchi che mostra la seconda forma di realizzazione della presente invention. FIG 4 è uno schema circuitale del decodificatore secondo la seconda forma di realizzazione della presente invention. FIG 5 è uno schema circuitale del selettore secondo la seconda forma di realizzazione della presente invention. FIG 6 è uno schema a blocchi che mostra la terza forma di realizzazione della presente invention. FIG 7 è uno schema circuitale del decodificatore secondo la terza forma di realizzazione della presente invention. FIG 8 è uno schema circuitale del selettore secondo la terza forma di realizzazione della presente descrizione invention. DETAILED dEL INVENTION. Conventionally , quando prende la media mobile di molteplici medie mobili, più in movimento circuiti medi di calcolo sono collegati in fasi nella presente invenzione, un filtro di tipo FIR Finite Impulse Response viene utilizzato per prendere la media mobile di molteplici movimento averages. In seguito, l'incarnazione della presente invenzione verrà spiegato con riferimento all'ingresso collegato drawings. FIG 1 è uno schema a blocchi che mostra il circuito di calcolo della media mobile secondo la prima forma di realizzazione della presente invenzione In questo circuito di calcolo di media mobile, un segnale a 1 bit è quello un'unità di dati di partecipazione 101 avente una RAM o un registro a scorrimento Questa unità dati tenuta 101 detiene un numero minimo di dati necessari per calcolare la media mobile nella presente invenzione nella presente forma di realizzazione, almeno 22 dati successivi si svolgono nei dati dell'unità tengono 101 Two dati vengono letti dai dati dell'unità 101 tengono come necessario Questi due dati vengono immessi i due terminali di ingresso di un sommatore 102 il sommatore 102 quindi emette un segnale ad un moltiplicatore 103 dati Coefficient sono anche in ingresso al moltiplicatore 103 da un coefficiente ROM 104 che funziona come una unità di memorizzazione coefficiente il moltiplicatore 103 emette un segnale ad uno dei terminali di ingresso di un altro sommatore 105 il sommatore 105 produce in uscita un segnale ad un F106 DF F106 il DF emette un segnale all'altro terminale di ingresso del sommatore 105 ed un circuito latch 107 il circuito latch 107 quindi emette un segnale che diventa il segnale di uscita OUT del movimento average. In presente forma di realizzazione, tre spostano filtri medi sono collegati in serie in fasi, ciascuna delle quali avviene la media mobile di otto dati. Innanzitutto, i primi dati da utilizzare per prendere la media mobile è indicato con D 0 l'altro dati D 1 a D 7 da utilizzare per fare la media mobile vengono immessi in sequenza per ogni tempo di campionamento t l'ora in cui l'ottavo dati D 7 è ingresso è impostato su T 0 I dati di media mobile Ma 0 della prima tappa in movimento filtro media a T 0 è Ma 0 D 0 D 1 D 7 8.Since questa è una media mobile, questo valore cambia ogni volta che il periodo di del tempo di campionamento t passa il tempo in cui il n 8 - esimo dati D n 7 è ingresso è induttivamente impostato T n dove n è un numero intero non negativo Poi, la media mobile di dati Ma n della prima fase muovendo filtro a media a T n è MA n D n D n 1 D n 7 8 1. la seconda fase in movimento filtro media collegata al primo stadio in movimento filtro media prende la media dei dati di otto uscita forniti dal primo stadio media mobile filter. The in movimento uscita media dei dati del secondo stadio in movimento filtro a media a T 7 è indicato con 0 Mb Poi, Mb 0 è espressa da Mb 0 0 Ma Ma 1 Ma 7 8.Substituting equazione 1 in ciascuna delle Ma 0 a 7 Ma il già equazione becomes. Next, la terza fase in movimento filtro media collegata alla seconda fase in movimento filtro a media prende la media dei dati di otto uscita forniti dalla seconda fase in movimento filtro a media il movimento di uscita media dei dati della terza fase in movimento filtro media a T 14 è indicato con Mc 0 Poi, Mc 0 è espressa da Mc 0 Mb 0 Mb 1 Mb 7 8.Equation 3 mostra che la media mobile può essere ottenuta utilizzando un filtro FIR Finite Impulse Response del 11-esimo ordine figura 2 mostra il segnale flusso del filtro FIR per realizzare equazione 3.In seguito, il funzionamento del filtro a media mobile secondo la prima forma di realizzazione verrà spiegato con riferimento alle figure 1 e 2.1 bit di dati vengono immessi sequenzialmente i dati dell'unità 101 i dati tengono unità che abbia in 101 contiene 22 dati successivi i dati dell'unità di partecipazione 101 legge i dati più recenti D n 21 e i dati più vecchi D n Questi dati D n e D n 21 sono inviati alla vipera 102, e la vipera 102 sommano D n e D n 21 il sommatore 102 invia quindi il risultato della somma al moltiplicatore 103 la ROM coefficiente 104 legge e fornisce il coefficiente k 0 1 al moltiplicatore 103 il moltiplicatore 103 quindi moltiplica il coefficiente k 0 1 al risultato dell'addizione il moltiplicatore 103 poi invia il risultato della moltiplicazione per la vipera 105 i dati di uscita del sommatore 105 si svolge nel DF F106 temporarily. Next, i dati in possesso di unità 101 legge i dati D n 1 e D n 20 Questi dati D n 1 e D n 20 vengono inviati al sommatore 102, e il sommatore 102 sommano D n 1 e D n 20 il sommatore 102 quindi invia il risultato dell'addizione al moltiplicatore 103 la ROM coefficiente 104 legge e fornisce il coefficiente k 1 3 al moltiplicatore 103 il moltiplicatore 103 moltiplica quindi il coefficiente k 1 3 al risultato dell'addizione il moltiplicatore 103 invia quindi il risultato della moltiplicazione per uno dei due terminali di ingresso del sommatore 105 i dati di uscita del sommatore 105 tenuto temporaneamente nella F106 DF viene alimentato indietro all'altro terminale di ingresso del sommatore 105 quando il risultato della moltiplicazione D n 1 D n 20 k 1 viene immesso al terminale di un ingresso del sommatore 105 in altre parole, il risultato che erano state ottenute nel cronometraggio precedente dal sommatore 105 è cumulato Allo stesso modo, la vipera 102 si aggiunge il dato D m e D 2n 21-MMN, n 1 n 10 di leggere dai dati unità 101 che tengono il moltiplicatore 103 quindi moltiplica la somma D m D 2n 21-m il coefficiente k 1 l 1 a 10 letto dalla ROM coefficiente 104 il sommatore 105 quindi accumula il risultato della moltiplicazione questo id processo ripetuto Dopo questo, il circuito latch 107 riceve un segnale latch da un circuito generatore di temporizzazione non mostrato nel disegno in cui le quantità al numeratore dell'equazione 3, cioè, tutti i quantitativi indicati in figura 2, sono tutti cumulati il circuito latch 107 poi fermi il risultato del calcolo, ed emette il media mobile come l'ordine output. In finale per rendere il risultato finale preciso, il denominatore dell'equazione 3 deve essere calcolato moltiplicato per k 11 1 8 8 divisione per 8 3 in generale, una moltiplicazione per 2 n nel sistema binario può essere effettuata spostando l'uscita verso l'alto di n bit, e una divisione per 2 n nel sistema binario può essere effettuata spostando l'uscita verso il basso di n bit Quindi in pratica, quando il cablaggio dal DF FF al circuito latch 107, per esempio, una divisione per 2 9 nel sistema binario può essere realizzato da collegare il DF FF al circuito latch 107 in modo da spostare l'uscita verso il basso di 9 bit Pertanto, una divisione per 8 3 nel sistema decimale, che è equivalente ad una divisione per 2 9 nel sistema binario, può essere realizzato collegando il DF FF al circuito latch 107 in modo da spostare l'uscita verso il basso di 9 bit Questa divisione per 8 3 nel sistema decimale non richiede hardware aggiuntivo e può essere realizzato easily. Thus, secondo la prima forma di realizzazione della presente invenzione, una configurazione del filtro FIR è usato Pertanto, anche se un errore di calcolo è generato da un rumore o un errore di operazione, un risultato normale uscita può essere ottenuto nel prossimo ciclo di calcolo Inoltre, anche se il numero medio di media mobile e il numero di stadi del collegamento seriale sono cambiati, è sufficiente regolare il numero di bit in sommatori e il moltiplicatore e la ROM coefficiente far fronte a questi cambiamenti senza aumentare significativamente l'area della hardware. FIG 3 è uno schema a blocchi che mostra la configurazione di un spostando circuito media calcolo secondo la seconda forma di realizzazione della presente invenzione in questo circuito di calcolo della media mobile, come nel caso della prima forma di realizzazione, un segnale di ingresso a 1 bit è in ingresso ad una unità di dati di partecipazione 201 avente una RAM o shift register questa dati unità di tenuta 201 legge due dati e trasmette i due dati ai due terminali di ingresso di un decodificatore 210 il decodificatore 210 quindi invia un segnale di uscita al terminale di selezione di un selettore 220 un coefficiente ROM dati di coefficienti 204 forniture al selettore 220 il selettore 220 emette un segnale di uscita ad uno dei due terminali di ingresso di un sommatore 205 il sommatore 205 emette un segnale di uscita ad un DF F206 il segnale di uscita del F206 DF viene immesso all'altro terminale di ingresso del sommatore 205 e un circuito latch 207 dati 1 bit il segnale in uscita dal circuito di aggancio 207 è il segnale di uscita media mobile OUT. In seguito, verrà spiegato il funzionamento nella seconda forma di realizzazione sono in sequenza di ingresso per i dati dell'unità 201 i dati dell'unità 201 tenendo strette tenuta 22 successivo dati come nella prima forma di realizzazione, i dati dell'unità 201 tengono legge coppie di dati D n e D n 21, D n 1 e D n 20 D n 10 e D n 11 come mostrato nell'equazione 3. decodificatore 210 decodifica uscite segnali di valore corrispondenti ai valori dei letti due dati, indicati nella tabella 1 Tabella 1 valori di decodifica m 0 a n 10 del decoder 210 della seconda realizzazione di input di decodifica ingresso dati valore dei dati del segnale D m D 2n 21-m D m D 2n 21 - m 0 0 0 0 1 1 Zero attraverso 1 0 1 attraverso 1 1 10 Shift. In altre parole, il decodificatore 210 genera un segnale di zero quando la somma dei due segnali di ingresso è 0, passaggio segnale quando la somma dei due segnali di ingresso è 1, ed un segnale di spostamento quando la somma dei due segnali di ingresso è 2.FIG 4 mostra un circuito esemplare del decodificatore 210 il decodificatore 210 ha un circuito AND, un circuito EXOR, ed un circuito NOR, a ciascuna delle che i due segnali di ingresso di cui sopra sono forniti il circuito uscite di segnale un cambiamento il circuito EXOR emette un segnale attraverso il circuito NOR emette un segnale di zero Questo può essere cambiato con un circuito logico che ha soddisfatto la logica mostrato nella Tabella 1. selettore 220, che funziona come una unità di elaborazione coefficiente, opera in risposta al segnale di valore di decodifica fornito dal decodificatore 210 Quando il selettore 220 riceve un segnale di zero dal decodificatore 210, il selettore 220 emette un segnale di livello L come dati di addizione indipendentemente dal segnale fornito dalla ROM coefficiente 204 Quando il selettore 220 riceve un attraverso il segnale dal decodificatore 210, il selettore 220 emette il segnale fornito dalla ROM coefficiente 204 com'è Quando il selettore 220 riceve un segnale di spostamento dal decodificatore 210, il selettore 220 spostamenti verso l'alto di 1 bit il segnale fornito dalla ROM coefficiente di 204 e le uscite spostato signal. FIG 5 mostra un circuito esemplare del selettore di 220.The vipera 205 aggiunge il risultato aggiunta del ciclo immediatamente prima del ciclo attuale si tiene nel DF F 206 per i dati di addizione ricevuti dal selettore 220 ed emette il risultato nuova aggiunta alla DF F 206 Quando l'intero aggiunta è finita, il circuito latch 207 chiavistelli il segnale di uscita del DF F 206 basata sull'uscita signal. The latch segnale dal circuito latch 207 viene emesso come average. Thus movimento, il decodificatore 210 aggiunge i dati all'interno delle parentesi dell'equazione 3, cioè coppie di dati D n e D n 21, D n 1 e D n 20 D n 10 e D n 11, ed emette un segnale di valore di decodifica corrispondente al risultato dell'addizione sulla base di questo segnale valore decodifica, il valore del coefficiente letto dalla ROM coefficiente 204 viene elaborato questo valore coefficiente elaborato viene cumulato avere la average. Hence movimento , secondo la seconda forma di realizzazione, gli stessi vantaggi nella prima forma di realizzazione possono essere realizzati Inoltre, dal momento che questi vantaggi possono essere ottenuti utilizzando un semplice circuito decodificatore ed un circuito selettore senza utilizzare un moltiplicatore, l'area richiesta dal hardware è reduced. FIG 6 è uno schema a blocchi che mostra un circuito di calcolo della media mobile secondo la terza forma di realizzazione della presente invenzione in figura 6, gli stessi numeri di riferimento sono indicati con gli stessi componenti già utilizzati nella seconda forma di realizzazione le configurazioni del decodificatore 310, la selettore 320, il sommatore con riporto in terminal 350 del muoversi circuito di media calcolo della terza forma di realizzazione differisce dalle configurazioni di quelli corrispondenti della seconda forma di realizzazione il segnale di uscita dal decodificatore 310 è in ingresso al selettore 320 e il riporto in terminale del segnale Ci del sommatore con terminale di riporto in 350.The stessi due dati vengono letti dal decodificatore 310 come nella seconda forma realizzativa Questo decodificatore 310 esegue l'operazione di decodifica mostrata nella Tabella 2 il decodificatore 310 quindi emette il risultato della decodifica come un segnale di selezione per il carry-in Ci terminale della vipera con terminali 350 TABELLA 2 valori di decodifica di riporto in m 0 a n 10 del decoder 310 della seconda realizzazione Decode ingresso dati valore dei dati del segnale D m D 2n 21-m D m D 2n 21-m 0 0 0 0 1 1 Minus Zero 1 0 1 Zero 1 1 10 Through. For esempio, quando la somma di n D e D n 21 di ingresso al decodificatore 310 è 0, il decodificatore 310 fornisce in uscita un minus segnale Quando la somma di D n e D n 21 di ingresso al decodificatore 310 è 1, il decodificatore 310 fornisce in uscita un segnale di zero quando il totale delle D n e D n 21 di ingresso al decodificatore 310 è 10, il decodificatore 310 fornisce in uscita un attraverso il segnale Quando il selettore 320 riceve un segnale meno dal decodificatore 310, il selettore 320 fornisce in uscita un segnale di invertire la polarità del segnale ricevuto dalla ROM coefficiente 204 Quando il selettore 320 riceve un segnale di zero dal decodificatore 310, le uscite del selettore 320 un segnale di livello L indipendentemente dal segnale ricevuto dalla ROM coefficiente 204 quando il selettore 320 riceve un attraverso il segnale dal decodificatore 310, il selettore 320 emette il segnale ricevuto dalla ROM coefficiente 204 come è Solo quando il decodificatore 310 fornisce in uscita un minus segnale, il decodificatore 310 emette un segnale di livello H al sommatore con riporto in terminal 350 in tutti gli altri casi, il decodificatore 310 emette un segnale di livello L al sommatore con riporto in terminal 350.In generali, i dati 1 bit uscita dal convertitore sistema di AD è dati a livello binario avente H o valore L dati della forma complemento a 2 sono utilizzati nel calcolo nel blocco dopo il movimento filtro a media nel circuito della seconda forma di realizzazione, un blocco di conversione richiesto dopo lo spostamento blocco media per convertire un segnale di livello binario in dati di forma complementare di 2 Tuttavia, utilizzando il decodificatore 310 della terza forma di realizzazione, un segnale di livello binario può essere convertito in dati di forma complemento 2 nel blocco media mobile simultaneamente in altre parole , viene aggiunto il valore del coefficiente quando è 10, il valore del coefficiente non viene aggiunto alla somma dei valori tra parentesi dell'equazione 3 quando la somma dei valori tra parentesi dell'equazione 3 è 1, e il valore del coefficiente viene sottratto quando la somma dei valori tra parentesi dell'equazione 3 è 0 In questo modo, il segnale di livello binario può essere convertito in dati di forma complementare di 2 la cui uscita valore ha un segno Così, eseguendo l'operazione utilizzando il decodificatore, l'elaborazione del valore del coefficiente basa sul risultato dell'operazione, e cumulando i risultati dell'aggiunta, la media mobile può essere calculated. FIG 7 è uno schema circuitale del decodificatore secondo la terza forma di realizzazione della presente invenzione figura 8 è uno schema circuitale del selettore secondo la terza forma di realizzazione della presente invention. Hence, secondo la terza forma di realizzazione della presente invenzione, gli stessi vantaggi possono essere ottenuti come nella prima e seconda realizzazione Inoltre, poiché il convertitore per convertire un segnale di livello binario in dati di complemento forma di 2 viene utilizzato nella terza forma di realizzazione, l'area occupata dal hardware può essere ulteriormente filtri reduced. Signal Digital Processing Filters. Digital sono da sistemi essenza campionata I segnali di ingresso e di uscita sono rappresentati da campioni = tempo distance. Finite Implulse Response filtri FIR sono caratterizzati da un tempo di risposta dipende solo un dato numero di ultimi campioni del segnale di ingresso In altri termini una volta che il segnale di ingresso è sceso a zero, l'uscita del filtro farà lo stesso dopo un dato numero di campionamenti periods. The yk uscita è data da una combinazione lineare dei coefficienti I. The campioni ultimo ingresso xk Bi dare il peso per la combinazione Essi corrispondono anche ai coefficienti del numeratore della function. The z-dominio di trasferimento del filtro seguente figura mostra un filtro FIR di filtri a fase lineare ordine N 1.For, i valori dei coefficienti sono simmetriche attorno quello centrale e la linea di ritardo possono essere ripiegati intorno a questo punto centrale in modo da ridurre il numero di funzione di trasferimento multiplications. The di FIR filtri pocesses solo numeratore Ciò corrisponde a un all zero filter. FIR filtri richiedono tipicamente ordini elevati, nella grandezza di varie centinaia Così la scelta di questo tipo di filtri avrà bisogno di una grande quantità di hardware o CPU Nonostante questo, una ragione per scegliere un filtro FIR attuazione è la capacità di ottenere una risposta di fase lineare, che può essere un requisito in alcuni casi nondimeno, il progettista fiter ha la possibilità di scegliere filtri IIR con una buona linearità di fase in banda passante, come filtri Bessel o progettare un filtro passa tutto per correggere la risposta in fase di uno standard IIR filter. Moving media filtri modelli MA Edit. Moving media MA sono modelli di processo nei processi form. MA è una rappresentazione alternativa del FIR filters. Average filtri filtro Edit. A calcolando la media di N ultimi campioni di un signal. It è la forma più semplice di un filtro FIR, con tutti i coefficienti essendo equal. The funzione di trasferimento di un filtro a media è data by. The funzione di trasferimento di un filtro medio è N equidistanti zeri lungo l'asse della frequenza Tuttavia , lo zero in DC viene mascherato dal palo del filtro Quindi, vi è un lobo più grande una CC che rappresenta il filtro integratore passband. Cascaded-pettine CIC filtri Edit. A cascata filtro integratore-pettine CIC è una speciale tecnica di applicazione filtri medi disposti in serie il posizionamento serie di filtri medi migliora il primo lobo a DC rispetto a tutti gli altri filtri lobes. A CIC implementa la funzione di trasferimento dei filtri medi N, ogni calcolando la media dei campioni RM sua funzione di trasferimento è quindi dato da filtri. CIC sono utilizzati per decimare il numero di campioni di un segnale di un fattore di R o, in altri termini, ricampionare un segnale ad una frequenza inferiore, gettando via R 1 campioni su R il fattore M indica la quantità di primo lobo è utilizzato dal segnale il numero di stadi medi filtranti, N indica quanto altre bande di frequenza sono smorzate, a scapito di una funzione di trasferimento meno piatta intorno struttura DC. The CIC permette di implementare l'intero sistema con solo sommatori e registri , non si utilizzano moltiplicatori che sono greedy in termini di hardware. Downsampling di un fattore R permette di aumentare la risoluzione del segnale dal log 2 RR bits. Canonical filtri filtri Edit. Canonical implementare una funzione di trasferimento del filtro con un numero di elementi di ritardo pari a l'ordine del filtro, un moltiplicatore per coefficiente numeratore, un moltiplicatore per coefficiente denominatore e una serie di sommatori Analogamente a filtri attivi strutture canoniche, questo tipo di circuiti è dimostrato essere molto sensibile all'elemento valori un piccolo cambiamento in una coefficienti aveva un grande effetto sulla il trasferimento function. Here troppo, la progettazione di filtri attivi si è spostata dai filtri canoniche ad altre strutture come catene di sezioni del secondo ordine o scavalcare filters. Chain del secondo ordine sezioni Edit. A seconda sezione ordine spesso definito come biquad implementa un secondo ordine funzione di trasferimento la funzione di trasferimento di un filtro può essere suddiviso in un prodotto di funzioni di trasferimento associati ciascuno ad una coppia di poli e possibilmente una coppia di zeri Se l'ordine della funzione di trasferimento s è dispari, allora una prima sezione ordine deve essere aggiunto al catena Questa sezione è associato al palo reale e il vero zero se non vi è 1.direct forma one. direct-forma 2.direct-forma 1 transposed. direct-forma 2 transposed. The-forma diretta 2 trasposizione delle seguenti dato è particolarmente interessante dal punto di vista hardware necessario così come segnale e coefficiente di filtri quantization. Digital Leapfrog Edit. Filter Struttura Edit. Digital filtri Leapfrog di base sulla simulazione di Leapfrog attiva analogico filtri l'incentivo di questa scelta è quello di ereditare dal eccellente banda passante proprietà sensibilità del circuit. The scaletta originale dopo 4 ° ordine tutti i poli scavalcare passa-basso filter. can essere implementato come un circuito digitale sostituendo integratori analogici con accumulators. Replacing integratori analogici con accumulatori corrisponde a semplificare la Z-trasformata z 1 s T che sono i due primi termini della serie di Taylor zexps T Questa approssimazione è abbastanza buono per i filtri in cui la frequenza di campionamento è molto maggiore del segnale di bandwidth. Transfer Function Edit. The spazio di stato del filtre precedente può essere scritta as. From questo set equazione, si può scrivere la a, B, C, D matrici as. From questa rappresentazione, gli strumenti di elaborazione del segnale, come Octave o Matlab permette di tracciare la risposta in frequenza del filtro s o per esaminare i suoi zeri e poles. In il filtro cavallina digitale, i valori relativi dei coefficienti impostare la forma della funzione di trasferimento Butterworth Chebyshev, mentre le loro ampiezze impostare la frequenza di taglio di divisione tutti i coefficienti di un fattore due turni la frequenza di taglio dalla un'ottava anche un fattore due. Un caso particolare è il filtro fine 3 ° Buterworth che ha costanti di tempo con valori relativi di 1, 1 2 e 1 a causa di ciò, questo filtro può essere implementato in hardware senza alcun moltiplicatore, ma utilizzando turni Filtri instead. Autoregressive AR Edit. Autoregressive modelli AR sono modelli di processo nel form. Where ONU è l'uscita del modello, xn è l'ingresso del modello, e le Nazioni Unite - m sono campioni precedenti del valore di uscita del modello Questi filtri sono chiamati autoregressivo perché i valori di uscita sono calcolati sulla base regressioni dei valori di uscita precedenti AR processi possono essere rappresentati da un all poli filter. ARMA filtri filtri Edit. Autoregressive Moving-Average ARMA sono combinazioni di AR e MA filtra l'uscita del filtro è data come una combinazione lineare di entrambi ponderata ingresso e uscita pesata processi samples. ARMA possono essere considerati come un filtro IIR digitale, con entrambi i poli e filtri zeros. AR sono preferiti in molti casi perché possono essere analizzati utilizzando il Yule-Walker equazioni processi MA e ARMA, dall'altro , possono essere analizzati da equazioni non lineari complessi che sono difficili da studiare e model. If abbiamo un processo AR con tap-peso coefficienti aa vettore di un, un - 1 un ingresso di xn e una potenza di yn possiamo usare la yule - walker equations We say that x 2 is the variance of the input signal We treat the input data signal as a random signal, even if it is a deterministic signal, because we do not know what the value will be until we receive it We can express the Yule-Walker equations as. Where R is the cross-correlation matrix of the process output. And r is the autocorrelation matrix of the process output. Variance Edit. We can show that. We can express the input signal variance as. Or, expanding and substituting in for r 0 we can relate the output variance of the process to the input variance. The Simple Moving Average Filter. This page describes the simple moving average filter This page is part of the section on Filtering that is part of A Guide to Fault Detection and Diagnosis. The simple moving average filter averages recent values of the filter input for a given number of inputs This is the most common example of the moving average MA category of filters, also called finite impulse response FIR filters Each recent input is multiplied by a coefficient for all linear MA filters, and the coefficients are all the same for this simple moving average The sum of the coefficients is 1 0, so that the output eventually matches the input when the input doesn t change Its output just depends on recent inputs, unlike the exponential filter that also reuses its previous output The only parameter is the number of points in the average - the window size. Moving average step response. Like any MA filter, it completes a step response in a finite time depending on window size. This simple moving average example above was based on 9 points Under modest assumptions, it is providing the optimal smoothing estimate for a value at the midpoint of the time interval, in this case, 4 5 sample intervals in the past. Copyright 2010 - 2013, Greg Stanley.
No comments:
Post a Comment